儲存器工作原理 DRAM晶片和CPU

1、這裡只介紹動態儲存器(DRAM)的工作原理。動態儲存器每片只有一條輸入資料線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶片地址引線之間專門設計一個地址形成電路。

使系統地址匯流排訊號能分時地加到8個地址的引腳上，藉助晶片內部的行鎖存器、列鎖存器和譯碼電路選定晶片內的儲存單元，鎖存訊號也靠著外部地址電路產生。

2、當要從DRAM晶片中讀出資料時，CPU首先將行地址加在A0-A7上，而後送出RAS鎖存訊號，該訊號的下降沿將地址鎖存在晶片內部。

接著將列地址加到晶片的A0-A7上，再送CAS鎖存訊號，也是在訊號的下降沿將列地址鎖存在晶片內部。然後保持WE=1，則在CAS有效期間資料輸出並保持。

當需要把資料寫入晶片時，行列地址先後將RAS和CAS鎖存在晶片內部，然後，WE有效，加上要寫入的資料，則將該資料寫入選中的存貯單元。

3、由於電容不可能長期保持電荷不變，必須定時對動態儲存電路的各儲存單元執行重讀操作，以保持電荷穩定，這個過程稱為動態儲存器重新整理。PC/XT機中DRAM的重新整理是利用DMA實現的。

首先應用可程式設計定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到重新整理地址訊號，對動態儲存器執行讀操作，每讀一次重新整理一行。